Innehållsförteckning
- Bakgrund och motivation
- PCI -X 1,0
- PCI-X 2.0
Med tanke på att PCI saknar en delad svarsmekanism för att tillåta målet att returnera data vid ett senare tillfälle, förblir coachen upptagen av målproblemen om försökscyklerna i väntan på att data är klara.
I detta, efter begäran om masterproblem, kopplas den från PCI-bussen, vilket tillåter andra agenter att använda bussen. Det delade svaret som innehåller förfrågningsdata genereras när målet är redo att returnera all data.
Delade svar eliminerar återförsökscykler genom att öka busseffektiviteten. Under vilken ingen data kan överföras över bussen.
PCI-X I/Os till PCI klocka. Behovet av registrerade I/O begränsade PCI till en maximal frekvens på 66 MHz. Använder vanligtvis en PLL för att noggrant kontrollera I/O-hålla bussstiften.
Ökningen i takt till 133 MHz möjliggör förbättringen av att ställa in tiden.
Läs även: Vad är fiberoptik ? – Definition, funktioner, typer, för- och nackdelar
År 2003 ratificerade SIG PCI-X 2.0. Den lägger till 266-MHz- och 533-MHz-varianter, kompatibla med cirka 2 132 MB/s och 4 266 MB/s genomströmning.
PCI-X 2.0 gör bonusprotokollrevideringar som designar för att underlätta systemets tillförlitlighet och lägga till felkorrigerande koder till bussen för att undvika återsändningar.
För att hantera ett av de vanligaste klagomålen för X-faktorn, utvecklades 184-stiftskontakten, 16-bitarsportar för att kunna användas i enheter med fasta utrymmesbegränsningar.
Jämfört med PCI-Express lades PtP-funktionsenheter till att prata med varandra på bussen utan att belasta CPU eller bussstyrenhet.
Trots de olika imaginära fördelar med PCI-X 2.0 och mot baksidans kompatibilitet med PCI-X och PCI-enheter, implementeras inte i stor skala.
Bristen på implementering beror på att hårdvaruleverantörer har valt att integrera PCI Express istället.
Läs även: Hur man minskar riskerna från cyberattacker för din e-handelswebbplats